等待编译结果的结果在干什么

ZZSZZSZZS 18天前 10

v 站有做 FPGA 的老哥吗,每次编译的时候都要等好久,在这段时间里大家都在干什么呢。吐槽一下 fpga 的这些工具链真的太难用了,工程稍微一大,编译时间就上天,甚至可能等了半个小时之后发现犯了个简单的语法错误。编译开个多线程结果全部线程还是挤在一个核里面跑,而且一个核都跑不满,真一核有难,7 核围观。干硬件的啥时候才有个好用的工具链啊。

最新回复 (7)
  • mason961125 14天前
    引用 2
    Vivado: 你再骂?
  • 楼主 ZZSZZSZZS 14天前
    引用 3
    @mason961125 讲真,我觉得 quartus 速度快多了
  • across 14天前
    引用 4
    https://xkcd.com/303/

    https://imgs.xkcd.com/comics/compiling.png
  • fuchunliu 14天前
    引用 5
    楼主可以利用这段时间重写一个编译器
  • Chry3anthemum 14天前
    引用 6
    你跑个 vivado 或者 quartus 就等不及了?
    哥哥我 design compilier 跑几百万 instance 的的 synthesis 咋办哟?
    跑个 formal 比个 3 天过不了怎么办?
    我跑后端 route 挂一晚上早晨不出结果怎么办??

    少年,不要等,多出几个版本。每个版本多 try 几个不同的优化。

    工程大就把接口做好多包几个 module 跑,拆板子分开跑。——你前期就该规划好资源那里会拥塞哪里 rom 不够的,约束写好放在什么位置省的工具给你乱放浪费时间。

    “甚至可能等了半个小时之后发现犯了个简单的语法错误”——这我就要批评你了,你娃明知道会有这样为什么修改完了后不做一把 lint ??嗯?你这是明显浪费时间啊。

    多核围观就去看 userguide 怎么在编译脚本里分配 core 的,ug 历史有的。
  • abutter 14天前
    引用 7
    语法错误的你都不用工具检查语法的?不跑小仿真测试一下自己的修改?
  • abutter 14天前
    引用 8
    今天看到新闻,nextpr 要支持 GPU 加速了,等你综合速度快了之后你就恨了。
  • 游客
    9
返回